現在位置: 首頁 > vhdl 語法
2017年04月21日 FPGA開發 ⁄ 共 3102字 vhdl 語法總結<三>已關閉評論
三、??????? 并發代碼 VHDL中并發描述語句有WHEN和GENERATE。除此之外,僅包含AND, NOT, +, *和sll等邏輯、算術運算操作符的賦值語句也是并發執行的。在BLOCK中的代碼也是并發執行的。 從本質上講,VHDL代碼是并行執行的。只有PROCESS, , PROCEDURE內部的代碼才是順序執行的。但是當它們作為一個整體時,與其他模塊之間又是并行執行的。并發代碼稱為“數據流”代碼。 通常我們只能用并發描述語句來實現組合邏輯電路,為了實現時序...
閱讀全文
2017年04月19日 FPGA開發 ⁄ 共 2444字 vhdl 語法總結<二>已關閉評論
二、??????? 運算操作符和屬性 1.?????? 運算操作符 l? 賦值運算符 賦值運算符用來給信號、變量和常數賦值。 <=??? 用于對SIGNAL類型賦值; :=???? 用于對VARIABLE,CONSTANT和GENERIC賦值,也可用于賦初始值; =>??? 用于對矢量中的某些位賦值,或對某些位之外的其他位賦值(常用OTHERS表示)。 例: SIGNAL x: STD_LOGIC; VARIABLE y: STD_LOGIC_VECTOR(3 DOWNTO 0);? –最左邊的位是MSB SIGNAL w: STD_LOGIC_VE...
閱讀全文
2017年04月17日 FPGA開發 ⁄ 共 2267字 vhdl 語法總結<一>已關閉評論
一、??????? 數據類型 1.用戶自定義數據類型 使用關鍵字TYPE,例如: TYPE my_integer IS RANGE -32 TO 32; –用戶自定義的整數類型的子集 TYPE student_grade IS RANGE 0 TO 100; –用戶自定義的自然數類型的子集 TYPE state IS (idle, forward, backward, stop); –枚舉數據類型,常用于有限狀態機的狀態定義 一般來說,枚舉類型的數據自動按順序依次編碼。 2.子類型 在原有已定義數據類型上加一些約束...
閱讀全文
二八杠讨论心得
×